C0输入控制寄存器A配置（低电平时）至寄存器B配置（高电平时）的1:2引脚分配配置。C1输入控制25位1:1（低电平时）至14位1:2（高电平时）的引脚分配配置。正常运行时不应切换C0和C1。它们应硬接线到有效低电平或高电平，以便在所需模式下配置寄存器。在25位1:1引脚分配配置中，A6、D6和H6端子被驱动为低电平，不应使用。SN74SSTU32864NMJR

该器件支持低功耗待机操作。当RESET\为低电平时，差分输入接收器被禁用，并且允许未驱动（浮动）数据、时钟和参考电压 (VREF) 输入。另外，当RESET\为低电平时，所有寄存器均复位，所有输出均强制为低电平。LVCMOS RESET\和Cn输入必须始终保持在有效逻辑高电平或低电平。两个VREF引脚（A3和T3）内部连接大约150。然而，只需将两个VREF引脚中的一个连接到外部VREF电源即可。应使用VREF耦合电容器端接未使用的VREF引脚。SN74SSTU32864NMJR

该器件还通过监控系统芯片选择（DCS\和CSR\）输入支持低功耗有源运行，并将在DCS\和CSR\输入均为高电平时将Qn输出从不断变化的状态中获取。如果任一DCS\或CSR\输入为低电平，则Qn输出正常运行。RESET\输入优先于DCS\和CSR\控制，并强制输出为低电平。如果不需要DCS\控制功能，则CSR\输入可以硬接线到地，在这种情况下，DCS\的设置时间要求与其他D数据输入相同。为确保在提供稳定时钟之前从寄存器中定义的输出，上电时必须将RESET\保持在低电平状态。SN74SSTU32864NMJR